АО «ГРАНИТ-ВТ» ЭЛЕКТРОННАЯ АППАРАТУРА ДЛЯ ОТВЕТСТВЕННЫХ ПРИМЕНЕНИЙ

Авторизация
 
 
Регистрация
Восстановить пароль

Метод граничного сканирования и его применение при тестировании

Что такое JTAG

Большинство современных электронных устройств, содержащих ПЛИС и процессоры, охвачены интерфейсом JTAG. Аббревиатура JTAG, ставшая синонимом IEEE1149.1 (TestAccess Port & Boundary Scan Architecture), введена группой активистов-разработчиков интерфейса (JointTest Action Group).

JTAG - это последовательный синхронный 4-проводной интерфейс (TDI, TDO, TCK, TMS), имеющий очень простую техническую реализацию, поэтому его легко интегрировать в большинство типов цифровых микросхем. В микросхему встраивается Test Access Port (TAP), состоящий из TAP контроллера и набора регистров, при этом основным инструментом тестирования является регистр граничного сканирования (Boundary Scan Register), разряды которого подключены ко всем выводам микросхемы (исключая питание). Используя данный регистр можно получить доступ к каждому выводу микросхемы (задавать и считывать логические уровни).

Микросхемы, содержащие TAP, могут объединяться в последовательную цепочку соединением выводов TDO-TDI, при этом сигналы TCK и TMS используются параллельно на всех микросхемах. При таком подключении можно организовать общий сдвиговый регистр граничного сканирования (ГС), который будет охватывать все выводы всех микросхем в цепочке, что позволит тестировать взаимосвязи данных микросхем друг с другом. Таким образом, граничное сканирование можно осуществлять и на системном уровне. Несколько устройств, установленных в одну системную плату (кросс-плату), могут иметь общую JTAG-шину граничного сканирования и тестироваться в составе сложного изделия через один единственный разъем.

Почему граничное сканирование

Несмотря на то, что сейчас большинство разработчиков используют JTAG для прошивки или отладки встроенного ПО, изначально JTAG разрабатывался как замена методу In Circuit Testing (ICT) – внутрисхемного тестирования, в котором применялись внешние контакты, которые прижимались к контактам тестируемых микросхем. Для внутрисхемного тестирования платы был необходим адаптер или установка с летающими контактами, что было дорого, долго и оправдывало себя только на большой партии.

С появлением безвыводных корпусов и корпусов BGA площадь покрытия внутрисхемного тестирования резко уменьшилась, что дало толчок к переходу на граничное сканирование с использованием JTAG. На данный момент граничное сканирование является оптимальным вариантом внутрисхемного тестирования при мелкосерийном и среднесерийном производстве электронной аппаратуры. Во многих случаях данный вид тестирования незаменим и при крупносерийном производстве.

Принципы тестирования на основе технологии Граничного Сканирования

Итак, несколько микросхем, связанных в JTAG цепочку, могут быть использованы для тестирования их общих электрических цепей. Есть следующие виды тестирования электрических цепей:

  • Interconnect test – тест межэлементных связей;
  • Pullup/pulldown test – тестирование подтягивающих резисторов;
  • Midstate test – тестирование слабых замыканий;
  • Cluster Test – кластерное тестирование (тестирование функциональных блоков).

Также могут быть протестированы микросхемы памяти и другие сложные устройства. Для этого создают специальные кластерные тесты, которые через JTAG эмулируют работу управляющего устройства для тестируемых микросхем.

В тесте Interconnect контроль электрических цепей осуществляется посредством выдачи задающих воздействий одной микросхемой и приема результатов данных воздействий другими микросхемами, подключенными к данным цепям. Причем воздействие задается не для одной конкретной цепи, а сразу для всех доступных через JTAG цепей, т.е. задается вектор воздействий. Данный принцип позволяет находить как обрывы, так и замыкания. Тестирование межэлементных связей заключается в выдаче нескольких векторов воздействий, совокупность которых обеспечивает нахождение всех возможных замыканий и обрывов цепей. При тестировании внешних связей необходимо использовать либо перемычки (loopback) либо подключаемые к внешним разъемам дополнительные модули ввода/вывода, охваченные JTAG цепочкой.



В тесте Pullup/PullDown проверяется целостность (наличие контакта) подтягивающих резисторов, для чего на цепь подается воздействие, противоположное направлению «подтяжки», после чего воздействие снимается и контролируется возвращение сигнала к уровню «подтяжки».

Тест MidState находит электрические цепи замкнутые друг с другом не на коротко, но через резистор. Тест включает в себя выдачу задающих воздействий на одну цепь и проверку отсутствия «подтяжки» к другой цепи, т.е. состоит из тестов interconnect и pullup.



Кластерное тестирование начинается с описания моделей для тестируемых микросхем, после чего разрабатываются тесты на языке DTS для конкретных моделей. Для проверки внешних интерфейсов необходима организация внешних связей (loopback или внешние модули). Недостаток кластерного тестирования в том, что управление микросхемами производится с низким темпом, что приравнивается к статике, и не позволяет проверить емкостные замыкания и неисправности микросхем, связанные с недостаточным быстродействием. Однако стоит заметить, что данный вид тестирования рассчитан на отлаженную «схемотехнику» и проверяет только качество микросхем и монтажа.

Разработка тестов граничного сканирования

На рынке представлено много фирм, предлагающих свои САПР граничного сканирования, например:

  • Corelis – САПР Scan Express;
  • ASSET - САПР Scan Works;
  • JTAG Technologies – САПР – ProVision;
  • XJTAG – САПР – XJTAG;
  • Flynn – САПР – OnTap.

В любой САПР граничного сканирования исходными данными для разработки тестов являются списки внутренних соединений (Netlist) тестируемой аппаратуры и BSDL-файлы микросхем, входящих в состав тестируемой аппаратуры. Выходные данные - тесты, пригодные для запуска (прогона) средствами самих САПР или сторонними программами (SVF Player и т.д.). Наше предприятие разрабатывает тесты граничного сканирования на САПР OnTap фирмы Flynn. Запуск разработанных тестов производиться программным обеспечением J-TESTER собственной разработки.

Принцип работы Стенда ГС

Стенд ГС – это аппаратно-программный комплекс для контроля внутренних и внешних электрических соединений электронной аппаратуры методом граничного (периферийного) сканирования с использованием интерфейса JTAG.

Структурная схема стенда ГС

Управляющим устройством стенда является персональный компьютер, с установленным на него программным обеспечением J-TESTER, и набором тестов, разработанных для конкретной тестируемой аппаратуры. J-TESTER обеспечивает общее управление стендом, «прогон» тестов через интерфейс JTAG и анализ результатов тестирования.

Связующим звеном между ПК стенда и цепочками JTAG, по которым производится тестирование, является блок J-HUB-2. Блок J-HUB-2 содержит 25 вторичных JTAG портов, что позволяет подключить до 25 отдельных JTAG-устройств, при этом каждое JTAG-устройство может содержать несколько JTAG-микросхем, включенных в одну внутреннюю JTAG цепочку. Также блок J-HUB-2 содержит 300 LVCMOS буферов ввода/вывода, управляемых ПК через интерфейс JTAG, что позволяет проводить тестирование внешних связей приборов и устройств через жгуты.

Обычно тестируемая аппаратура должна содержать устройства, охваченные интерфейсом JTAG. Чем больше таких устройств в аппаратуре, тем больше область тестового покрытия и выше «тестопригодность» данной аппаратуры. Однако стенд ГС может тестировать и полностью пассивную аппаратуру, например соединительные или системные платы. В таком случае тестирование заменяет ручную «прозвонку» большого количества связей (средняя соединительная плата VME требует прозвонки более 10000 комбинаций связей). Для тестирования внешних связей и пассивных устройств в стенде ГС применяются буферы ввода/вывода блока J-HUB-2, жгуты, переходные устройства и наборы унифицированных модулей ГС.

В каждом модуле ГС микросхема, охваченная интерфейсом JTAG, подключается буферами ввода/вывода напрямую ко всем контактам системного соединителя модуля, что позволяет ПК стенда получить доступ по JTAG к системному соединителю, формировать или анализировать сигналы на любом из его контактов. Модули ГС выпускаются с системными соединителями VME, CompactPCI и др., поэтому их можно устанавливать в соединительные платы стандартов VME, CompactPCI и т.д. При этом появляется возможность тестирования целых систем, состоящих из нескольких модулей и соединительной платы, либо самой соединительной платы. При тестировании пассивной аппаратуры не требуется подавать на нее питание, т.к. модули ГС и блок J-HUB-2 имеют автономное питание.

При разработке тестов учитывается внутренняя структура тестируемой аппаратуры и внешняя конфигурация (общая схема подключения) стенда, поэтому при «прогоне» тестов не требуется дополнительных настроек, все происходит в автоматическом режиме.

Предлагаемые нами услуги в области разработки стендового оборудования, тестирования и разработки самих тестов подробно описаны в разделе Услуги.




В начало страницы

www.granit-vt.ru
Copyright c 1992-2014 ГРАНИТ-ВТ
Все торговые марки принадлежат их официальным владельцам